(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-250129

(43)公開日 平成7年(1995)9月26日


(51) Int.Cl. ⁶ H 0 4 L 29/1- 1/2	識別記号	庁内整理番号	FΙ	技術表示箇所				
		9371 – 5K 9371 – 5K	H 0 4 L	13/ 00	3 1 1			
			審査請求	未請求	請求項の数3	OL	(全 13	頁)
(21)出願番号	特願平6-41284		(71)出願人	0000030 株式会社				
(22)出願日	平成6年(1994)3月11日				LR之 県川崎市幸区堀川	川町72≹	卧 地	
			(72)発明者				Cide A 1	14
					3野市旭が丘 3 7 東芝日野工場内]日14	野地の 1	休
			(74)代理人	弁理士	鈴江 武彦			

(54) 【発明の名称】 伝送システム

(57)【要約】

【目的】通信回線の復旧を短時間で可能にする伝送システムを提供すること。

【構成】監視制御手段52と各伝送制御手段10A(MD)の入力ポート23(IP)、出力ポート23(OP)間のデータ授受に共用メモリ(MEM)を用い該MEMのアドレス(AD)割付を各IP、OPのAD割付に対応させOP対応のADでは書込動作をIP対応のADでは説出動作を実施させ各IP、OPでは自己該当のADによりOPの場合は監視情報(AM)を出力させIPの場合はモード設定情報(ST)の取込と該モードへの設定をしアドレス発生手段42から各MDのIP、OPの割付ADを順次繰返し発生させて該ADを各MDとMEMに与え各MDのAMをMEMに 集めMEMに設定されたSTを各MDに渡してモード設定し監視制御手段はMEM内のAMを調べて異常検出し異常が発見されたら該当MDのIPに引渡す切離しのSTをMEMにおける該MDのIP対応AD位置に格納し予備用MDから選定した代用MDのIPに渡す現用モードSTをMEMにおける該MDのIP対応AD位置に格納する。



【特許請求の範囲】

【請求項1】 複数組の伝送路をそれぞれ個別に管理して伝送制御を司ると共に現用/予備用のモード設定により、予備用に設定された時は伝送制御を中止し、現用に設定された時は伝送制御を実施し、かつ、伝送状態の監視を行って異常を検出した時はそれを報知する監視情報発生する発生する機能を有する伝送制御手段と、これら伝送制御手段からの監視情報を収集して異常を監視し、異常が検知された時は当該異常となった伝送制御手段を切り離し、予備用に設定された伝送制御手段をその代替 10 えとして現用に供するべく制御する装置内監視制御手段とからなる伝送システムにおいて、

各伝送制御手段には入力ポートおよび出力ポートを設けてこれらの入力および出力ポートを選択する固有のアドレスを割り付け、出力ポートの選択アドレスを受けた時は監視情報を装置内監視制御手段に送出し、入力ポートの選択アドレスを受けた時は装置内監視制御手段からのモード設定情報を取り込む機能を付加して構成し、

装置内監視制御手段には各伝送制御手段の入力ポートお よび出力ポートの割り付けアドレスを順次繰り返して発 20 生するアドレス発生手段と、この発生アドレスを各伝送 制御手段に与える第1の伝送手段と、各伝送制御手段の 入力ポートおよび出力ポートの割り付けアドレスに対応 するアドレス割り付けがなされ、各伝送制御手段の入力 ポートの割り付けアドレスに対応するアドレスが発生さ れた時はそのアドレス位置に情報の書き込みを行い、各 伝送制御手段の出力ポートの割り付けアドレスに対応す るアドレスが発生された時はそのアドレス位置の情報を 読出すデータ授受メモリと、このデータ授受メモリから の読出し情報を各伝送制御手段に送出する第2の伝送手 30 段と、データ授受メモリから監視情報を読み込み、各伝 送制御手段の異常を監視すると共に、異常が検出された 時はこの異常が検出された伝送制御手段の入力ポートの 割り付けアドレスに対応するデータ投受メモリのアドレ ス位置に現用からの切り離しを設定するモード設定情報 を書き込み、予備用の伝送制御手段の入力ポートの割り 付けアドレスに対応するデータ授受メモリのアドレス位 置に現用のモード設定情報を書き込むべく制御する監視 制御手段とを具備して構成したことを特徴とする伝送シ ステム。

【請求項2】 複数組の伝送路をそれぞれ個別に管理して伝送制御を司ると共に現用/予備用のモード設定により、予備用に設定された時は伝送制御を中止し、現用に設定された時は伝送制御を実施し、かつ、伝送状態の監視を行って異常を検出した時はそれを報知する監視情報発生する発生する機能を有する伝送制御手段と、これら伝送制御手段からの監視情報を収集して異常を監視し、異常が検知された時は当該異常となった伝送制御手段を切り離し、予備用に設定された伝送制御手段をその代替えとして現用に供するべく制御する装置内監視制御手段 50

とからなる伝送システムにおいて、

各伝送制御手段には入力ポートおよび出力ポートを設けてこれらの入力および出力ポートを選択する固有のアドレスを割り付け、出力ポートの選択アドレスを受けた時は監視情報を装置内監視制御手段に送出し、入力ポートの選択アドレスを受けた時は装置内監視制御手段からのモード設定情報を取り込む機能を付加して構成し、

装置内監視制御手段には各伝送制御手段の入力ポートお よび出力ポートの割り付けアドレスを順次繰り返して発 生するアドレス発生手段と、この発生アドレスを各伝送 制御手段に与える第1の伝送手段と、各伝送制御手段の 入力ポートおよび出力ポートの割り付けアドレスに対応 するアドレス割り付けがなされ、各伝送制御手段の入力 ポートの割り付けアドレスに対応するアドレスが発生さ れた時はそのアドレス位置に情報の書き込みを行い、各 伝送制御手段の出力ポートの割り付けアドレスに対応す るアドレスが発生された時はそのアドレス位置の情報を 読出すデータ授受メモリと、このデータ授受メモリから の読出し情報を各伝送制御手段に送出する第2の伝送手 段と、データ授受メモリにおける監視情報の更新を行う 際に新旧情報の比較を実施し、異なる時に割り込み要求 信号を発生する割り込み制御手段と、割り込み要求が発 生するとデータ授受メモリの監視情報を読み込み、各伝 送制御手段の異常の有無を調査して、異常が検出された 伝送制御手段の入力ポートの割り付けアドレスに対応す るデータ授受メモリのアドレス位置に現用からの切り離 しを設定するモード設定情報を書き込み、予備用の伝送 制御手段の入力ポートの割り付けアドレスに対応するデ ータ授受メモリのアドレス位置に現用のモード設定情報 を書き込むべく制御する監視制御手段とを具備して構成 したことを特徴とする伝送システム。

【請求項3】データ授受メモリはデュアル・ポート・メモリを用いて構成したことを特徴とする請求項1または2記載の伝送システム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はデータを伝送する伝送装置の警報監視及び切替制御部の構成方式に関するものである。

40 [0002]

【従来の技術】データを伝送する伝送装置は例えば、図7に示す如く、各伝送装置モジュール10年に伝送路を接続してあり、一部を主回線、残りを予備回線として運用し、主回線として運用中の伝送装置モジュール10を介して伝送データの授受を行うが、その際に、雑音や回線断等の伝送路の状態を監視して、支障が生じた時は予備の回線として待機中の伝送装置モジュールに回線を切り替えて正常なデータ伝送ができるように制御している。そして、各伝送装置モジュール10年の伝送路監視は、その各伝送装置モジュール10年にマイクロプロセ

ッサ20を設けて、このマイクロプロセッサ20により 監視プログラムを実行させることにより、行っていた。

【0003】そして、図7の構成において、各マイクロプロセッサ20は架内通信号線30を介して1台の中央監視制御部50に与えられ、この中央監視制御部50ではこれらの各マイクロプロセッサ20から出力される情報を収集処理・集線部40を介して受けて、各伝送装置モジュール10を主回線/予備回線の設定指令を行い、これによって、どの伝送装置モジュールが主回線として機能させるようにし、また、どの伝送装置モジュールが 10予備回線として待機状態にするかを管理するようにしていた。

【0004】また、別の例としては、図8に示す如く、データを伝送する伝送装置は各伝送装置モジュール10年に複数のI/O部を設けてここに伝送線をそれぞれ接続してあり、一部を主回線、残りを予備回線として運用し、主回線の接続されたI/O部を介してデータの授受を行うが、その際に、雑音や回線断等の伝送路の状態を監視して、支障が生じた時は予備の回線の接続されたI/O部に回線を切り替えて正常なデータ伝送ができるよのに制御している。そして、各伝送装置モジュール10年にマイクロプロセッサ21を設けて、このマイクロプロセッサ21により監視プログラムを実行させることにより、行っていた。

【0005】そして、図8の構成において、各伝送装置モジュール10における各マイクロプロセッサ21は自己の収集した警報等の状態情報を架内通信号線30を介して1台の中央監視制御部50に与える。この中央監視制御部50ではこれらの各マイクロプロセッサ21から30出力される情報を収集処理・集線部40を介して受けて、各伝送装置モジュール10における複数あるI/O部のうち、どのI/O部を主回線として運用し、どのI/O部を予備回線として待機させるか等の設定指令を行い、各伝送装置モジュール10ではその各マイクロプロセッサ21が架内通信号線30を介してこれを受けて、その指令内容に従い、どのI/O部を主回線として運用し、どのI/O部を予備回線として待機させるかを設定して運用し、伝送制御の管理をするようにしていた。

[0006]

【発明が解決しようとする課題】このように従来の伝送 装置では図8に示すように、データ伝送制御を実施する 各伝送装置モジュール10毎にマイクロプロセッサ20 を設けてあり、このマイクロプロセッサ20により自伝 送装置モジュール10での伝送状態における警報状態の 収集・処理を行い、装置内配線または架間配線30を経 由して監視制御中央処理部50に与える。監視制御中央 処理部50ではその収集処理・集線部40により情報の 収集処理を行い、どれが主回線として運用され、どれが 予備回線として待機状態になるかを管理する。このよう50

にして、1台の監視制御中央処理部50にて各伝送装置 モジュール10の警報監視・切替制御を行っている。

【0007】そして、このような従来の伝送装置では伝 送装置モジュール10を複数組用いて構成するにあたっ て、これらの伝送装置伝送モジュールの警報を一つの中 央監視制御部50に与えて伝送装置全体の監視制御を行 う構成となっているため、監視制御中央処理部50の負 荷は各伝送装置モジュール10におけるマイクロプロセ ッサ20またはマイクロプロセッサ21に分散処理させ て負担軽減を図ることが可能であるが、複数のモジュー ル、例えば、各伝送装置モジュールの情報投受には、収 集処理・集線部40を介する必要があり、収集処理・集 線部40の負担が大きい。また、各伝送装置モジュール 10から監視制御中央処理部50にデータを集めて所定 の処理を行った後、各伝送装置モジュールのマイクロブ ロセッサ20または21に再度、分散配布し、マイクロ プロセッサ20または21から各伝送装置モジュールに 対する処理を行わせる手順が必要であり、装置内でのマ イクロプロセッサ20または21、収集処理・集線部4 0のデータ転送処理の負担は軽減されないと云う欠点が

【0008】そのため、最も重要な警報監視により発見した異常発生回線の予備回線への切り替えを行う制御が、データ転送処理の負担が重いことから遅れてしまうと云った危険が生じる。異常が発生した回線の予備回線への切り替えが遅れると、その分、その異常発生回線により伝送を行っていた通信回線の復旧が遅れることを意味するから、データ伝送の正常な運用の妨げになり、通信の信頼性を低くする。

【0009】そこで本発明の目的とするところは、監視制御中央処理部の装置内データ転送処理の負担を軽減し、異常の発生した回線を正常な予備回線に即座に切り替えることができるようにして、通信回線の復旧を短時間で可能にする装置内監視制御装置を備えた伝送システムを提供することにある。

[0010]

トを選択する固有のアドレスを割り付け、出力ポートの 選択アドレスを受けた時は監視情報を装置内監視制御手 段に送出し、入力ポートの選択アドレスを受けた時は装 置内監視制御手段からのモード設定情報を取り込む機能 を付加して構成し、装置内監視制御手段には各伝送制御 手段の入力ポートおよび出力ポートの割り付けアドレス を順次繰り返して発生するアドレス発生手段と、この発 生アドレスを各伝送制御手段に与える第1の伝送手段 と、各伝送制御手段の入力ポートおよび出力ポートの割 り付けアドレスに対応するアドレス割り付けがなされ、 各伝送制御手段の入力ポートの割り付けアドレスに対応 するアドレスが発生された時はそのアドレス位置に情報 の書き込みを行い、各伝送制御手段の出力ポートの割り 付けアドレスに対応するアドレスが発生された時はその アドレス位置の情報を読出すデータ授受メモリと、この データ授受メモリからの読出し情報を各伝送制御手段に 送出する第2の伝送手段と、データ授受メモリから監視 情報を読み込み、各伝送制御手段の異常を監視すると共 に、異常が検出された時はこの異常が検出された伝送制 御手段の入力ポートの割り付けアドレスに対応するデー 20 夕授受メモリのアドレス位置に現用からの切り離しを設 定するモード設定情報を書き込み、予備用の伝送制御手 段の入力ポートの割り付けアドレスに対応するデータ授 受メモリのアドレス位置に現用のモード設定情報を書き 込むべく制御する監視制御手段とを具備して構成する。

【0011】また、第2には、各伝送制御手段には入力 ポートおよび出力ポートを設けてこれらの入力および出 カポートを選択する固有のアドレスを割り付け、出力ポ ートの選択アドレスを受けた時は監視情報を装置内監視 制御手段に送出し、入力ポートの選択アドレスを受けた 30 時は装置内監視制御手段からのモード設定情報を取り込 む機能を付加して構成し、装置内監視制御手段には各伝 送制御手段の入力ポートおよび出力ポートの割り付けア ドレスを順次繰り返して発生するアドレス発生手段と、 この発生アドレスを各伝送制御手段に与える第1の伝送 手段と、各伝送制御手段の入力ポートおよび出力ポート の割り付けアドレスに対応するアドレス割り付けがなさ れ、各伝送制御手段の入力ポートの割り付けアドレスに 対応するアドレスが発生された時はそのアドレス位置に 情報の書き込みを行い、各伝送制御手段の出力ポートの 40 割り付けアドレスに対応するアドレスが発生された時は そのアドレス位置の情報を読出すデータ授受メモリと、 このデータ授受メモリからの読出し情報を各伝送制御手 段に送出する第2の伝送手段と、データ授受メモリにお ける監視情報の更新を行う際に新旧情報の比較を実施 し、異なる時に割り込み要求信号を発生する割り込み制 御手段と、割り込み要求が発生するとデータ授受メモリ の監視情報を読み込み、各伝送制御手段の異常の有無を 調査して、異常が検出された伝送制御手段の入力ポート の割り付けアドレスに対応するデータ授受メモリのアド 50

レス位置に現用からの切り離しを設定するモード設定情 報を書き込み、予備用の伝送制御手段の入力ポートの割

報を書き込み、ア場所の仏と両は子及のスカホードの制 り付けアドレスに対応するデータ授受メモリのアドレス 位置に現用のモード設定情報を掛き込むべく制御する監 視制御手段とを具備して構成する。

[0012]

【作用】本発明システムでは装置内監視制御手段と各伝送制御手段(伝送装置モジュールなど)に設けられた入出力ポート(I/O部)間のデータ授受に、共用のデータ授受用メモリを用いており、装置内監視制御手段と各伝送制御手段側からリード/ライト可能なこのメモリのアドレス割り付けた対応させ、出力ポートのアドレス対応のアドレスでは書き込み動作を実施させ、入力ポートのアドレス対応のアドレスでは説出し動作を実施させ、各入出力ポートでは自己に該当のアドレスが与えられると出力ポートの場合は監視情報を出力させ、入力ポートの場合はモード設定情報の取り込みとそのモードの設定を行うようにした。

り 【0013】そして、装置内監視制御手段のアドレス発生手段から各伝送制御手段の入力ポートおよび出力ポートの割り付けアドレスを順次繰り返して発生させ、この発生アドレスを各伝送制御手段とデータ授受メモリに与えることにより、各伝送制御手段の入力ポートおよび出力ポートが選択されて各伝送制御手段の監視情報がデータ授受メモリに収集され、また、データ授受メモリに設定されているモード設定情報が各伝送制御手段に渡されてそのモードに設定される。

【0014】監視制御手段はデータ授受メモリに収集された監視情報を調べて異常の監視を行い、異常が発見されたならばその該当の伝送制御手段の入力ポートに引き渡す切り離しのモード設定情報をデータ授受メモリにおける当該伝送制御手段の入力ポート対応のアドレス位置に格納し、予備用の伝送制御手段の中から、この異常発生の伝送制御手段に代用とさせるべき伝送制御手段を選定してこの選定した伝送制御手段の入力ポートに引き渡す現用モード設定情報をデータ授受メモリにおける当該伝送制御手段の入力ポート対応のアドレス位置に格納する

【0015】従って、監視情報の授受と、モード設定の 指令の授受を各伝送制御手段の入出力ポート対応のアド レスにアドレス割り付けした共用のメモリであるデータ 授受メモリにより該当のアドレス位置に情報を書き込み、読出し制御することで、授受するようにして監視制 御手段側と、各伝送制御手段との間の情報伝送処理の負 担をなくして、当該データ授受メモリのアクセスと云う 形で利用して行うようにしたために、時間を要するCP Uに対する通信処理を回避することができるようになり、メモリアクセスの処理は高速処理が可能であるから、異常の発生した現用回線の切り離しと、予備用回線

への移行を高速で実施可能になり、異常の発生した回線 の復旧を高速に実施できるようになる。

【0016】また、第2の構成の場合、割り込み制御手 段を設けて、ここでデータ授受メモリにおける監視情報 の更新を行う際に新旧情報の比較を実施し、異なる時に 割り込み要求信号を発生するようにし、監視制御手段は この割り込み要求が発生するとデータ授受メモリの監視 情報を読み込み、各伝送制御手段の異常の有無を調査し て、異常が検出された伝送制御手段の入力ポートの割り 付けアドレスに対応するデータ授受メモリのアドレス位 10 置に現用からの切り離しを設定するモード設定情報を書 き込み、予備用の伝送制御手段の入力ポートの割り付け アドレスに対応するデータ授受メモリのアドレス位置に 現用のモード設定情報を書き込むべく制御するようにし て、監視制御手段にはデータ授受メモリに収集された監 視情報を調べて異常の監視を定期的に行わねばならない 負担を解放するようにした。従って、一層の第1の構成 に比べ、監視制御手段の一層の負担軽減を図ることがで きるようになる。

[0017]

【実施例】以下、本発明の実施例について図面を参照して説明する。

(第1の実施例)図1は本発明の第1の実施例を示す全体構成図である。図1において、10Aはそれぞれ伝送装置モジュールであり、この伝送装置モジュール10Aには複数のI/O部23が設けられている。60は伝送装置モジュール10A内に設けられたデータ送受のためのレシーパ/ドライバであり、各I/O部23は伝送装置モジュール10A内に設けられたデータ転送パス24を介してこのレシーパ/ドライバ60に接続されている。伝送装置モジュール10Aは独立した一つの中央処理部51に接続される。

【0018】中央処理部51は各伝送装置モジュール10Aから得られる監視情報を受けて各伝送装置モジュール10Aの各I/O部23の異常を監視し、異常が発生したI/O部23は切り離し、代わって予備回線として待機状態にしてある他の正常なI/O部23に切り替えるべく該当のI/O部にモード設定指令を与えると云った監視制御機能を有している。

【0019】各I/O部23はそれぞれ伝送路と接続さ 40れており、現用のモードに設定されている時は例えば、 伝送路を介して接続されるデータ伝送用の中継装置や伝 送端末との間でのデータ伝送に供することができる。

【0020】各I/O部23はそれぞれ異なる特定のアドレスが割り付けられており、その割り付けられたアドレスを指定して指令を与えることにより、あるいはそれぞれ特定のアドレスが与えられることでモード設定の指令取り込み動作、異常検知情報の出力動作をするように設定してあり、モード設定指令によってそのI/O部を現用として伝送動作させたり、予備用として待機状態に 50

させたりすることができる。

【0021】また、各I/O部23には現用として入出力動作させている状態のときに、データ伝送の状態を監視し、回線断となったり、伝送路の信頼性が低下すると警報を発令して異常検知情報(異常検知フラグ)を発生すると云った監視機能を有している。この異常監視機能による異常検知情報は当該I/O部に割り付けられたアドレスを指定して異常監視情報読出し指令を与えるか、当該I/O部に割り付けられた説み込み用の特定アドレスを与えることにより、データ転送パス24を介してレシーパ/ドライバ60よりアドレス/データ転送パス31へ転送させた情報を受領させることができる。

8

【0022】前記中央処理部51内には監視制御データ 授受部41が設けられており、伝送装置モジュール10 Aとはこの伝送装置モジュール10A内のレシーパ/ド ライパ60よりアドレス/データ転送パス31を介して 監視制御データ授受部41と接続されることにより、伝 送装置モジュール10Aと中央処理部51は監視制御データの授受を行うことができるようにしている。監視制 の 御データ授受部41には2ポート形式のメモリ、すなわ ち、リード/ライトすることのできる入出力ポートが2 ポートあるデュアルポートメモリをデータ授受用に使用 している。

【0023】本発明システムでは中央処理部51と伝送 接置モジュール10Aに設けられたI/O部23間のデータ授受に、2ポート(デュアル・ボート)のデータ授 受用メモリ(但し、中央処理部51側とアドレス/データ転送パス31側の両方向から排他的にリード/ライト 可能なメモリであれば2ポートのメモリでなくとも可能)43を用いており、中央処理部51とアドレス/データ転送パス31の両方向からリード/ライト可能なこのメモリを用いた監視制御データ授受部41とすることで監視情報の収集とチェックの負担をメインのプロセッサに負わせないようにしている。

【0024】すなわち、本発明システムでは中央処理部51には監視制御のためのCPU52を1台設けるが、 このCPU 52には各I/Oからの監視情報の収集処理の負担を負わせないようにしている。

【0025】中央処理部51は、各伝送装置モジュール10Aにおける各I/Oからの監視情報と、I/O切替え(つまり、現用回線と予備用回線の切替え)のための指令情報(モード設定指令)を授受するために、アドレス/データ転送パス31で接続されており、監視制御データ授受部41は監視情報や指令情報やアドレスデータのアドレス/データ転送パス31に対する送受のためのパスドライバ44、パスドライバ/レシーバ45を設け、また、アドレスデータをサイクリックに発生するアドレス発生部42と上記2ポートのデータ授受用メモリ43とから構成されている。

【0026】そして、各I/O部23からの監視情報は

アドレス発生部42により各I/O部23に割り付けられたアドレスを指定するアドレスデータをサイクリックに発生し、これにより順次指定された各I/O部23から監視情報を得、これをバスドライバ/レシーバ45を介して受けて上記2ポートのデータ授受用メモリ43に 書き込む構成とすることで、各I/O部23から監視情報収集を中央処理部51のCPU 52に負わせず、また、データ転送はメモリアクセスで済ませることができる構成としてデータ転送のための特別な処理を必要としない構成としている。

【0027】各伝送装置モジュール10A内にはドライパ/レシーバ60と、モジュール内のデータ転送パス24が設けてあり、入出力ポート(端子)である各I/O部23がデータ転送パス24を介してドライパ/レシーバ60に接続されている。

【0028】ドライバ/レシーバ60には伝送データの 受信制御を行うレシーバ61と伝送データの送受のため のパス制御を行うデータ転送パスドライパ/レシーパ6 2が設けてあり、中央処理部51のバスドライバ44を 介してアドレス発生部42から送られて来るアドレスデ 20 ータをレシーバ61で受け、伝送装置モジュール10A 内の各 I / 〇部23 に与えることで、その時々のアドレ スデータに割り付けアドレスが合致する I/O部23が 指定でき、この指定されたI/O部23から監視情報を データ転送パスドライパ/レシーバ62,45を介し て、2ポートのデータ授受用メモリ43に書き込ませる ことにより、中央処理部51のCPU 52はI/O部 23に直接、アクセスすることなしに、監視情報を取得 してデータ授受用メモリ43に各1/0部23の監視情 報を更新登録することができ、該データ授受用メモリ4 30 3より監視情報を得るようにして監視情報収集を中央処 理部51のCPU 52に負わせないようにしている。

【0029】ここでデータ授受用メモリ43は同一I/O部に対して送信用と受信用のアドレスを対応させておき、監視情報は受信用のアドレスを与えることで、また、モード設定指令は送信用のアドレスを与えることで授受することができるようにしてある。

【0030】上記2ポートのデータ授受用メモリ43はアドレス発生部42からのアドレスデータによりアドレス指定され、そのアドレスデータにより指定されたアド 40レスに対してI/O部23からの監視情報を書き込みむ構成であり、また、中央処理部51のCPU 52により、このデータ授受用メモリ43のアドレスを指定して読出すことにより監視情報を当該CPU 52に取り込むことができる。

【0031】当該CPU 52にはデータ授受用メモリ43の内容を定期的に取り込み、監視情報をチェックすることで、伝送路異常となった回線を担当するI/O部を他の待機中の回線を担当するI/O部に切替えて、回線切替えを実施する制御を司る。I/O部の切替えは、

データ授受用メモリ43の該当I/O部への送信用対応のアドレスを指定して現用/予備用のモード指定用の指令データを書き込み指令と共に出力し、データ授受用メモリ43に書き込むことで実施する構成であっても良いが、各I/O部の入力ポート、出力ポートのアクセスにそれぞれ割り付けたアドレスをデータ授受用メモリ43のアドレスとしても共通化して割り付け、I/O部の出力ポートのアクセス用アドレスであれば、データ授受用メモリ43の該当アドレス位置に、I/O部から与えられるデータを書き込み、I/O部の入力ポートのアクセス用アドレスであれば、データ授受用メモリ43の該当アドレスであれば、データ授受用メモリ43の該当アドレス位置の内容を読出してI/O部に与えるようにすることで、アドレスにより、各I/O部の入力ポート、出力ポートのアクセスとデータ授受用メモリ43のデータの入出力を同時に行う構成とすることができる。

10

【0032】つぎにこのような構成の本装置の作用を説明する。アドレス発生部42は各I/O部23に割り付けたアドレスデータをサイクリックに発生する。そして、このアドレスデータは、データ授受用メモリ43とパスドライバ44に与えられる。 パスドライバ44はこのアドレスデータをアドレス/データ転送パス31のデータパスへと送出し、各伝送装置モジュール10Aではそれぞれレシーバ61を介してこれを受信する。

【0033】そして、レシーバ61はこれを自伝送装置モジュール10A内の各I/O部23に与える。各I/O部23ではそれぞれこれをデコードして、自己に割り付けられたアドレスである場合に自己を能動状態にするが、この装置の場合、例えば、各I/O部23にそれぞれ2つのアドレスを割り付け、一方を出力ボートのアクセス(監視情報の送信)に、他方を入力ボートのアクセス(中央処理部51からのモード設定指令の受信)にしておくことで、上記一方のアドレスの場合、監視情報の送信状態となり、現在の自I/O部23における監視情報をパスドライバ/レシーバ62に送出する。

【0034】バスドライバ/レシーバ62はこの監視情報をアドレス/データ転送バス31のデータバスに送り出す。中央処理部51ではバスドライバ/レシーバ45を介してこの監視情報を受取り、上記2ポートのデータ授受用メモリ43に書き込む。

「(0035) データ授受用メモリ43ではアドレス発生部42からの発生アドレスデータが与えられており、これが受信用のアドレスであるから、受取った監視情報をこのアドレス位置に書き込む。これにより、アドレス発生部42からの発生アドレスに対応するI/O部の監視情報が、データ授受用メモリ43における当該I/O部対応の受信用アドレス位置に書き込まれる。

【0036】このようにしてアドレス発生部42からサイクリックに各I/O部割り付けアドレスを発生することで、データ授受用メモリ43には各I/O部該当の受信用アドレス位置に、受取った監視情報を書き込むこと

50

になり、各 I / O部の監視情報をデータ授受用メモリ 4 3 に収集することができる。

【0037】一方、中央処理部51のCPU 52はデータ授受用メモリ43の内容を定期的に取り込み、監視情報をチェックする。これにより、伝送路異常となった回線を担当するI/O部を知る。そして、この伝送路異常となった回線を担当するI/O部に対応するアドレスを発生してデータ授受用メモリ43に与え、かつ、切り離しモードの設定指令のデータを出力してそのアドレス位置に書き込み制御する。また、他の待機中の回線を担 10当するI/O部を調べて選定し、その選定したI/O部に該当する送信用のアドレス位置対応のアドレスを発生してデータ授受用メモリ43に与え、かつ、現用モードの設定指令のデータを出力してそのアドレス位置に書き込み制御する。

【0038】データ授受用メモリ43にはアドレス発生部42からの発生アドレスデータが与えられており、このアドレスはサイクリックに変わるので、あるI/O部の入力ポートアクセス用のアドレスとなったときに、当該データ授受用メモリ43の当該アドレスが、読出しの20ためにアクセスされてそのアドレス位置内に記憶されているモード設定指令の情報は当該データ授受用メモリ43から読み出され、パスドライパ/レシーバ42,62を介して当該アドレスに該当するI/O部に送られ、そのI/O部に取り込まれて設定されることにより、I/O部は伝送異常となったものから待機用のものに切替えられて伝送業務に供されることになる。

【0039】このようにして、アドレス発生部42から サイクリックに発生されるアドレスに対応するI/O部 の監視情報が、データ授受用メモリ43における当該 I 30 /O部対応の受信用アドレスに逐次書き込まれ、中央処 理部51ではこれをチェックして異常があれば、該当す るI/O部対応の送信用アドレスに、切り離しモード設 定指令を書き込んで、該I/O部に渡すことにより現用 から切り離し、代わってデータ授受用メモリ43におけ る待機モードI/O部対応の送信用アドレスに現用のモ ード設定指令を書き込んで該当I/O部に渡すことによ り、単にメモリのアクセスを行うだけで監視と、異常発 見時の予備用回線への自動切り替えを済ませることがで きるようになることから、中央処理部51のCPUに直 40 接的に各I/O部の監視情報の収集にあたる負担をかけ ずに済むばかりでなく、中央処理部51における各1/ 〇部23との監視情報や指令の伝送のための特別な伝送 処理の負担、そして、各 I / O部 2 3 側での特別な伝送 処理の負担を負わせずに済むようになる。

【0040】 ここでデータ授受用メモリ43の割り付け 例について少し触れておく。各I/O部23のうち、監視情報(警報信号) 読取りのための対象となるI/O部23を指定するために、当該I/O部23に送信用である出力ポート用と受信用である入力ポート用のアドレス 50

を割り付けてあり、出力ポート用のアドレスがアドレス発生部42より与えられた時は自己の現在の監視情報を送出するが、データ授受用メモリ43はこの送出された監視情報を書き込むための各I/O部別監視情報書き込み位置(各I/O部別の受信用のアドレス位置)と、各I/O部23に与えるモード設定指令を書き込むための各I/O部別モード設定指令書き込み位置(各I/O部別の送信用のアドレス位置)に分けてある。

12

【0041】そして、その各位置における割り付けアドレスは各I/O部23の出力ポート用および入力ポート 用のアドレスに対応させてある。つまり、各I/O部23の入出力ポートの割り付けアドレスと合致させている。

【0042】図1および図2に示すような構成の本発明 装置の場合、データ授受用メモリ43はデュアルポート メモリを使用しており、2つあるアクセスのためのポー トは別々にアドレス割り付けすることができる。そのた め、一つのポートを各伝送装置モジュール10Aとのデ ータ授受にアドレス発生部42からの発生アドレスによ るアクセスする構成とし、また、他方のポートは中央処 理部51のCPU 52により管理されるメモリ空間に 割り付けることで、このデュアルポートメモリを2種の メモリ空間に別々に割り付けて利用することができ、い ずれのメモリ空間からも、各I/O部のデュアル・ポー ト・メモリ上での物理的な割り付け位置が同じ位置であ れば、このデュアル・ボート・メモリを介して情報の授 受を行うことができることを利用して、各I/O部の割 り付けアドレスと同じアドレスをデュアル・ポート・メ モリの一方のポートのアクセス可能なメモリ空間に割り 付けて各I/〇部の選択アドレスと共通化し、各I/〇 部の情報収集にはデュアル・ポート・メモリの当該一方 のポートを利用して、各I/〇部に割り付けたアドレス と順に繰り返して発生するアドレス発生部によりアドレ ス指定することにより、行い、また、他方のポートは中 央処理部51のCPU 52のアクセス可能なメモリ空 間に割り付けてCPU 52の監視プログラムで監視す ると共に、I/O部の切り替えはデュアル・ポート・メ モリの該当I/O部の該当アドレスを用いて指令を引き 渡すことにより行うので、中央処理部51のCPU 5 2に I/O部を直接監視させる手間をかけることなく、 I/O部の監視を行うことができる。

割り付けされ、中央処理部51のCPU 52からはア ドレスはCPU52のメモリ空間における"0000" ~ "2FFF"に割り付けられたことになる。

【0044】従って、監視制御データ授受部41のメモリ43はアドレス発生部42からの発生アドレスをアドレス変換テーブルを介してアドレス変換することにより、中央処理部51から見たメモリ43のアドレスは"0000"~"2FFF"に割り付けられている如きとなり、I/O部23側(伝送装置モジュール10Aの側)からはメモリ43のアドレスは"0000"~"0 10 FFF"に割り付けられている如きに見える。

【0045】そして、ここでは I / 〇部23 側からみた場合に、各 I / 〇部23の入力ポートに "0000" ~ "0FFF"のうちのそれぞれ異なる一つずつを割り付け、各 I / 〇部23の出力ポートにその残りのうちのそれぞれ異なる一つずつを割り付けることで、アドレス位置を各 I / 〇部23の入出力ポートのアクセスと対応させることができ、 "0000" ~ "0FFF"のアドレスをサイクリックに繰り返すことにより、各 I / 〇部23の入出力ポートのアクセスと、これに対応する授受デ 20 ータのデータ授受用メモリ43を介しての授受が単純な繰り返し動作で実施可能になる。

【0046】従来例に示すCPU 20またはCPU 21のCPUは、装置内のデータ転送と、伝送モジュールの警報発生の検出が主要な負荷(仕事)である。そして、警報発生は直ちに検出する必要があり、自動予備切り替えの制御を緊急に行う必要がある。

【0047】本システムでは各1/〇部からの見たアド レスはこれら各I/O部に割り付けたアドレスとし、中 央処理部51のCPUから見たアドレスは当該CPUの 30 メモリ空間に対応するものとしたデュアル・ポート・メ モリを用い、各I/O部のアクセスをこのデュアル・ポ ート・メモリの一方のポートからのアクセスに使用し、 他方のポートのアクセスは中央処理部51のCPUから 見たアドレスで行って、このデュアル・ポート・メモリ を共用のメモリとして使用し、監視情報の授受と、モー ド設定の指令の授受をこの共用のメモリにより行うよう にして、中央処理部51のCPUと、各I/O部のアク セスとをこの共用のメモリのアクセスと云う形で利用し て行うようにしたために、時間を要するCPUに対する 40 通信処理を回避することができるようになり、メモリア クセスの処理は高速処理が可能であるから、異常の発生 した現用回線の切り離しと、予備用回線への移行を高速 で実施可能になり、異常の発生した回線の復旧を高速に 実施できるようになる。

【0048】つぎにCPU 52の負担をさらに軽減する別の例を第2実施例として説明する。

(第2実施例)図4に示す例は、図2の構成例にさらに 演算部46、パッファ47、パッファ48、割り込み発 生部49を加えた構成としたものである。 14

【0049】パッファ47は、パスドライバ/レシーバ44を介して伝送装置モジュール側から伝送されてきたデータを一時保持するためのものであり、パッファ48はアクセスされてデータ授受用メモリ43から読み出されたデータを一時保持するためのものであり、演算部46はこれら両パッファ47,48からのデータの差を求める回路であり、また、割り込み発生部49は演算部46の演算結果が"0"でないとき、CPU 52に割り込みベクタを発生する装置である。また、演算部46の"0"以外の出力は割り込み信号としてCPU 52に与えられる構成であり、割り込み発生部49の出力する割り込みベクタはCPU 52に対する優先度の高い割り込みをかけるベクタとしてある。

【0050】この実施例では、CPU 51にはこの割り込みが入ると、データ授受用メモリ43を検索してどのアドレスに異常発生の監視情報が審き込まれているかをチェックし、その情報が審き込まれているアドレスからどのI/O部が担っている回線での異常発生かを知って、このI/O部を切り離し、これに代わる他の正常な予備用回線のI/O部に回線を移すべく、回線切り替えのモード設定指令をデータ授受用メモリ43を介して与える構成としてある。この実施例ではCPU52には異常監視のためにデータ授受用メモリ43の内容を逐次監視するルーチンをなくしており、これによって、CPU52には割り込みが掛かった時のみ異常の発生したI/O部がどれであるかをデータ授受用メモリ43の内容チェックにより知ると云った処理をする構成として、逐次監視の負担を解消している。

【0051】他は第1実施例とほぼ同じであり、中央処 理部51は、各伝送装置モジュール10Aにおける各I **/〇からの監視情報と、I/〇切替え(つまり、現用回** 線と予備用回線の切替え)のための指令情報(モード設 定指令)を授受するために、アドレス/データ転送パス 31で接続されており、監視制御データ授受部41は監 視情報や指令情報やアドレスデータのアドレス/データ 転送パス31への授受のためのパスドライバ44、バス ドライパ/レシーパ45を設け、また、アドレスデータ をサイクリックに発生するアドレス発生部42と上記2 ポートのデータ授受用メモリ43(但し、上述同様、中 央処理部51の側とアドレス/データ転送バス31側の 両方向から排他的にリード/ライト可能なメモリであれ ば2ポートのメモリでなくとも可能)とから構成されて いて、各 I / O部 2 3 からの監視情報はアドレス発生部 42により各 I/O部23に割り付けられたアドレスを 指定するアドレスデータをサイクリックに発生し、これ により順次指定された各I/O部23から監視情報を 得、これをパスドライバ/レシーパ45を介して受けて 上記2ポートのデータ授受用メモリ43に書き込む構成 としてある。

50 【0052】各伝送装置モジュール10A内にはドライ

パノレシーパ60と、モジュール内のデータ転送パス2 4が設けてあり、入出力ポート(端子)である各I/O 部23がデータ転送パス24を介してドライバ/レシー バ60に接続されている。

【0053】ドライパ/レシーパ60には伝送データの 受信制御を行うレシーバ61と伝送データの送受のため のパス制御を行うデータ転送パスドライパ/レシーパ6 2が設けてあり、中央処理部51のパスドライバ44を 介してアドレス発生部42から送られて来るアドレスデ 内の各I/O部23に与えることで、その時々のアドレ スデータに割り付けアドレスが合致するI/O部23が 指定でき、この指定されたI/O部23から監視情報を データ転送パスドライパ/レシーパ62,45を介し て、2ポートのデータ授受用メモリ43に書き込ませ

【0054】ここでデータ授受用メモリ43は同一1/ 〇部に対して送信用と受信用のアドレスを対応させてあ り、監視情報用は受信用のアドレスに、モード設定指令 用には送信用のアドレスを使用する。

【0055】上記2ポートのデータ授受用メモリ43は アドレス発生部42からのアドレスデータによりアドレ ス指定され、そのアドレスデータにより指定されたアド レスに対してI/O部23からの監視情報を書き込みむ 構成であり、また、中央処理部51ではCPU 52に より、このデータ授受用メモリ43のアドレスを指定し て読出すことにより監視情報を当該CPU 52に取り 込むことができる。

【0056】当該CPU 52には上記割り込み発生に よりデータ授受用メモリ43の内容を順に取り込み、監 30 視情報をチェックすることで、どの回線を担当する I/ 〇部が異常を示しているかを知り、伝送路異常となった 回線を担当する I / 〇部を他の待機中の回線を担当する I/O部に切替えて、回線切替えを実施する制御を司 る。 I / O部の切替えは、データ授受用メモリ43の該 当 I / 〇部への送信用対応のアドレスを指定して現用/ 予備用のモード指定用の指令データを書き込み指令と共 に出力し、データ授受用メモリ43に書き込むことで実 施する構成であっても良いが、各I/〇部の入力ポー ト、出力ポートのアクセスにそれぞれ割り付けたアドレ 40 スをデータ授受用メモリ43のアドレスとしても共通化 して割り付け、I/O部の出力ポートのアクセス用アド レスであれば、データ授受用メモリ43の該当アドレス 位置に、I/O部から与えられるデータを書き込み、I **/〇部の入力ポートのアクセス用アドレスであれば、デ** ータ授受用メモリ43の該当アドレス位置の内容を読出 してI/O部に与えるようにすることで、アドレスによ り、各I/O部の入力ポート、出力ポートのアクセスと データ授受用メモリ43のデータの入出力を同時に行う 構成とすることができる。

16

【0057】つぎにこのような構成の本装置の作用を説 明する。アドレス発生部42は各I/O部23に割り付 けたアドレスデータをサイクリックに発生する。そし て、このアドレスデータは、データ授受用メモリ43と パスドライパ44に与えられる。 バスドライバ44は このアドレスデータをアドレス/データ転送パス31の データパスへと送出し、各伝送装置モジュール10Aで はそれぞれレシーバ61を介してこれを受信する。

【0058】そして、レシーパ61はこれを自伝送装置 ータをレシーバ61で受け、伝送装置モジュール10A 10 モジュール10A内の各I/O部23に与える。各I/ 〇部23ではそれぞれこれをデコードして、自己に割り 付けられたアドレスである場合に自己を能動状態にする が、この装置の場合、例えば、各I/O部23にそれぞ れ2つのアドレスを割り付け、一方を出力ポートのアク セス (監視情報の送信) に、他方を入力ポートのアクセ ス(中央処理部51からのモード設定指令の受信)にし ておくことで、上記一方のアドレスの場合、監視情報の 送信状態となり、現在の自 I / O部23 における監視情 報をバスドライバ/レシーパ62に送出する。

> 【0059】パスドライバ/レシーバ62はこの監視情 20 報をアドレス/データ転送パス31のデータパスに送り 出す。中央処理部51ではパスドライバ/レシーバ45 を介してこの監視情報を受取り、上記2ポートのデータ 授受用メモリ43に書き込む。

【0060】データ授受用メモリ43ではアドレス発生 部42からの発生アドレスデータが与えられており、こ れが書き込み領域のアドレスであるから、受取った監視 情報をこのアドレス位置に書き込む。これにより、アド レス発生部42からの発生アドレスに対応する I/O部 の監視情報が、データ授受用メモリ43における当該 I /O部対応の受信用アドレス位置に書き込まれる。

【0061】このようにしてアドレス発生部42からサ イクリックに各I/O部割り付けアドレスを発生するこ とで、データ授受用メモリ43には各I/O部該当のア ドレスに受取った監視情報を書き込むことになり、各I /O部の監視情報をデータ授受用メモリ43に収集する ことができる。

【0062】一方、本実施例では演算部46、パッファ 47、パッファ48、割り込み発生部49を新たに加え た構成としてあり、このうち、バッファ47は、パスド ライパ/レシーパ44を介して伝送装置モジュール側か ら伝送されてきたデータを一時保持し、パッファ48は アドレス発生部42からの発生アドレスの内容を読出し たものを一時保持する。本実施例ではアドレス発生部4 2からの発生アドレスによりデータ授受用メモリ43を アクセスして、I/O部からの監視情報を書き込むにあ たり、これに先駆けてそのアクセスすべきアドレスに鸖 き込まれている内容を読出し、その後に当該I/O部か らの監視情報を書き込むように制御する。

【0063】その結果、読出しのアクセスによってデー 50

夕授受用メモリ43から読み出されたデータはバッファ48に一時保持されることになり、そして、演算部46で両バッファ47,48の内容の差を求めることで、前回と今回の監視情報の内容を比較することができ、その差が"0"なければ状態が変わってしまったと言うことを意味するから、異常発生と認識することができる。

【0064】そして、割り込み発生部49は演算部46の演算結果が"0"でないとき、CPU 52に割り込みベクタを発生する。また、演算部46の"0"以外の出力は割り込み信号としてCPU 52に与えられる構 10成であり、これにより、割り込み発生部49の出力する割り込みベクタの割り込みがCPU 52に対して掛かることになる。この割り込みは優先度の高い割り込みであり、この割り込みによりCPU 52は異常の発生したI/O部がどれであるかをデータ授受用メモリ43の内容チェックにより知る。

【0065】そして、監視情報から異常ありとなった該当のI/O部対応のアドレス(データ授受用メモリ43における該当のI/O部対応の送信用アドレス)に、切り離しモード設定指令を書き込んで、現用から切り離 20し、代わってデータ授受用メモリ43における待機モードI/O部対応のアドレスに現用のモード設定指令を書き込んで該当I/O部に渡す。

【0066】すなわち、異常の発生による割り込みが掛かると中央処理部51のCPU 52はデータ授受用メモリ43の内容を取り込み、監視情報をチェックする。これにより、伝送路異常となった回線を担当するI/O部を知る。そして、この伝送路異常となった回線を担当するI/O部に該当する送信用のアドレスを発生してデータ授受用メモリ43に与え、かつ、待機モードの設定 30指令のデータを出力してそのアドレスに書き込み制御する。また、他の待機中の回線を担当するI/O部を調べて選定し、その選定したI/O部に該当する送信用のアドレス位置対応のアドレスを発生してデータ授受用メモリ43に与え、かつ、現用モードの設定指令のデータを出力してそのアドレスに書き込み制御する。

【0067】データ授受用メモリ43にはアドレス発生部42からの発生アドレスデータが与えられており、このアドレスはサイクリックに変わるので、送信用のアドレスとなったときに、当該データ授受用メモリ43の当 40 該アドレスが、説出しのためにアクセスされてそのアドレス位置内に記憶されているモード設定指令の情報はバスドライパ/レシーパ42,62を介して当該アドレスに該当する1/〇部に送られ、その1/〇部に取り込まれて設定されることにより、1/〇部は伝送異常となったものから待機用のものに切替えられて伝送に供されることになる。

【0068】このように、各I/O部からの監視情報を 順次、データ授受用メモリ43の受信用に取り込むと共 に、当該監視情報の新旧監視情報の比較を行う演算手段 50

により、監視情報変化を監視して異常の有無をチェック し、異常があれば割り込み発生手段によりCPU 52 に対する割り込み要求を発生して当該CPU 52にデ ータ授受用メモリ43の内容をチェックさせ、データ授 受用メモリ43における当該異常を示す監視情報が書き 込まれたアドレスに該当するI/O部用の送信用対応ア ドレスに、切り離しモード設定指令を書き込んで、現用 から切り離し、代わってデータ授受用メモリ43におけ る待機モードI/O部対応の送信用アドレスに現用のモ ード設定指令を勘き込んで該当I/O部に渡すことによ り、単にメモリのアクセスを行うだけで監視とモード切 り替えができるようになることから、中央処理部51の CPUに直接的に各I/O部の監視情報の収集にあたる 負担と監視情報の定期的なチェックのための処理負担を かけずに済むばかりでなく、中央処理部51における各 I/O部23との監視情報や指令の伝送のための特別な 伝送処理の負担、そして、各 I / O部23側での特別な 伝送処理の負担を負わせずに済むようになる。すなわ ち、従来のように通信伝送処理による監視情報の伝送を 行った場合に比べて、各モジュール毎に入出力、転送、 集線の処理を行うと云う装置内データ転送処理の負担が 大幅に軽減される。

18

【0069】また、この第2の実施例では警報の監視情報について、最新のものと前回値(または、前々回値)とを比較し(実施例では差分をとる形式であるが、比較による一致/不一致でもかまわない)、これによって警報状態の変化を検出し、CPU 52に割り込み処理の要求をするようにしたので、警報が生じた時はその情報を受け取った時点でただちにチェックに入ることができるから、定期的にチェックする第1の実施例に比較して警報は緊急処理できる。

【0070】以上のようにこの実施例では、CPU 5 1にはこの割り込みが入ると、データ授受用メモリ43を検索してどのアドレスに異常発生の監視情報が書き込まれているかをチェックし、その情報が書き込まれているアドレスからどのI/O部が担っている回線での異常発生かを知って、このI/O部を切り離し、これに代わる他の正常な予備用回線のI/O部に回線を移すべく、回線切り替えのモード設定指令をデータ授受用メモリ43を介して与える構成とした。

【0071】この実施例ではCPU 52には異常監視のためにデータ授受用メモリ43の内容を逐次監視するルーチンをなくしており、これによって、CPU 52には割り込みが掛かった時のみ異常の発生したI/O部がどれであるかをデータ授受用メモリ43の内容チェックにより知ると云った処理をする構成として、逐次監視の負担を解消している。

【0072】なお、本発明は上記し、かつ、図面に示す 実施例に限定することなく、その要旨を変更しない範囲 内で適宜変形して実施し得るものであり、例えば、デー タの収集と比較はカウンタ構成の他に専用のマイクロコントローラでも実施可能である。

【0073】また、各1/〇部の監視情報収集などをサイクリック行うようにするにあたり、アドレスを順番に変えて行くようにするのが最もハードウエア構成が簡単となるが、柔軟性を持たせる必要がある場合には図5に示す如き構成を採用すれば良い。図5の構成はアドレス変換テーブルを格納するメモリTMを用い、このアドレス変換テーブルメモリTMをアドレス発生部42の後段に設けると共に、アドレス変換テーブルメモリTMはCPU 52によりアドレス変換テーブル内容を書き替え制御できるようにしたものである。

【0074】このようにすると、アドレス発生部42により発生されたアドレス情報はアドレス変換テープルメモリTMに与えられ、ここでメモリTM内のアドレス変換テーブルにより入力アドレス情報対応の所定のアドレスに変換されて出力される。

【0075】このアドレス変換テーブルメモリTMにおけるアドレス変換テーブル内容はCPU 52からの書き替え制御により、自由に変更できることから、該メモ 20リTMのアドレス変換テーブル内容を所望の内容に設定することで、アドレス発生部42の出力を該アドレス変換テーブルメモリTMでデコードすれば、アドレス発生部42の発生アドレスを、その順番、周期を自在に設定変更可能にできる。

【0076】これにより、予備用の伝送路の担当 I/O 部や、切り離し設定操作された伝送路担当の I/O部の 監視を除外したり、有線度の高いものの監視の実行比率 を高めるようにしたりすることが自在に行えるようになり、実態に合わせて効率的あるいは合理的な監視制御を 30 実施できるようになる。

【0077】また、上記各実施例はいずれも各伝送装置 モジュールと中央処理部との間を繋ぐアドレス/データ 転送パス31などはパラレルパスを使用する構成としたが、これらをパラレルシリアル変換してシリアルライン で伝送するようにすることもできる。その例を図6に示しておく。図6は各伝送装置モジュール10Aと中央処理部51との間を繋ぐアドレス/データ転送パス31など、架内配線の信号線の数を少なくするために、データ/アドレスの線を並列・直列・並列に変換する例であ 40 る。送信側では並列パス形式のアドレスパスA0, A1, A2, A3 を、伝送路に対してはシリアルデータに変換してシリアル伝送線で伝送し、受信側ではこれを再びパラレルデータに変換して並列パス形式のアドレスパスA0, A1, A2, A3 用のデータに戻す。

[0078]

【発明の効果】以上、詳述したように本発明によれば、 モジュール、サブラックなどの複数部分で構成される伝 送装置の警報監視制御部の構成を中央処理部 (CPU) から見るとメモリのアドレス空間に配置することができるので、警報検出から予備系統への自動切り替えなど、複数モジュール間に亙る監視制御を従来のように、時間のかかるCPU間通信処理を介さずに高速動作の可能な

メモリアクセスのみで実施でき、従って、高速制御ができるようになるため、伝送装置の自動復旧時間を短縮することができる。

【0079】また、従来はモジュール単位、サブラック

20

【図面の簡単な説明】

【図1】本発明の実施例を説明するための図であって、 本発明の全体的な構成例を示すシステムプロック図。

【図2】本発明の実施例を説明するための図であって、 本発明の第1実施例の要部構成を示すブロック図。

【図3】本発明の実施例を説明するための図であって、 20 本発明システムで用いるデータ授受用メモリのアドレス 割り付け例を示す図。

【図4】本発明の実施例を説明するための図であって、 本発明の第2実施例の要部構成を示すブロック図。

【図5】本発明の他の実施例を説明するためのプロック図.


【図 6】本発明の他の実施例を説明するためのブロック図。


【図7】従来例を説明するための図。

【図8】従来例を説明するための図。


30 【符号の説明】


- 10 A…伝送装置モジュール
- 23…I/O部
- 24…データ転送バス
- 31…アドレス/データ転送パス
- 41…監視制御データ授受部
- 42…アドレス発生部
- 43…データ授受用メモリ
- 44…パスドライバ
- 45…パスドライバ/レシーパ
- 4 6 …演算部
- 47, 48…パッファ
- 49…割り込み発生部
- 5 1 …中央処理部
- 52...CPU
- 60…レシーパ/ドライパ
- 61…レシーバ
- 62…データ転送パスドライパ/レシーパ
- TM…アドレス変換テーブルメモリ。






[図2]





[図4]



【図8】

